CPLDで遊ぼう!(2)
更新日:2003年11月24日

CPLD基板について
CPLD基板にはALTERA社のEPM7256ATC100−10というチップが搭載されています。そのまんまのチップしか載っていないので回路を動かすためにはそれなりの周辺回路が必要になります。
このチップには品番からもわかるように256のマクロセルが搭載されております。
ゲート数に換算すれば5000ゲートとのことですので、かなりの回路が組み込み可能と思います。コアの動作電圧は3.3Vです。このチップにはマルチボルテージI/Oインターフェイス機能が搭載されており、コア電源とI/O電源端子が個別に用意されているので周辺回路との接続が容易になるように設計されています。
(チップ側を全て3.3Vで設計しても周辺の5V系への接続が可能です。)
今回の確認用回路は周辺の含めて3.3Vで設計しました。
CPLD基板確認用回路の設計
まずはCPLD基板を確認するための回路を設計しましょう。
簡単でありながら後の製作につながるような回路設計としました。
まずは確認用回路の仕様概要を記します。
1)ACアダプターDC5.7V程度(もろ携帯充電用)から電源を供給する。
2)1秒の周期を得るために発振周波数は4.19MHzとする。
3)1秒周期を確認するためのLEDを取り付ける。

この程度に最初は抑えておきましょう。ではいきなり今回の回路図を眺めて下さい。
(CPLD基板確認用回路)
いかがですか?簡単でしょう。このHPを訪問して頂いた皆さんであればするっと理解出来ることと思います。
CPLD確認用回路の電源部の設計
まずは携帯用のACアダプター電源からDC3.3Vを作る回路を設計しましょう。
出力電圧が可変できる電源ICを使えば簡単に出来ます。今回は以前の製作でも使ったナショナルセミコンダクタ製のLM317を使用しました。簡単に出力電圧の計算式を記しておきます。
(LM317の基本回路)
入力電圧が出力電圧より高い時、出力電圧は上記の計算式で算出されます。
IADJは大変微小なので、出力電圧への影響はほとんどないので無視します。
R1=180Ω、R2=300ΩからVOUT=1.25*(1+300/180)=3.33[V]
となります。(大変良くできました。)
(電源部の回路構成)
CPLD確認用回路の発振部の設計
最終的に1秒周期の時間を作るためには2のn乗の周波数があれば大変便利です。
2を22乗すれば4194304になるので今回は4.19MHzのセラミック発振子を使用して発振部を設計することにしました。
セラミック発振子ですのでインバーターで構成すれば簡単に発振をしてくれます。
インバーターには74HCU04を使用しました。どこのメーカーからも出ていると思います

インバーターは6個入りなので使用しない3個は直列にして一番入力側を電源端子にでもつないでおいて下さい。
(発振部の回路構成)
CPLD確認用回路のその他の部品
とりあえずまずは基板上で動作確認をするのでACアダプターを接続するジャックを付けておきます。ダウンロードケーブルと接続するための端子も必要です。
(電源のジャックとダウンロード接続端子)
あとはLEDを付けて完成です。とりあえず2個のLEDを接続しました。
(LEDを取り付けます)
では確認用回路の雄姿を見て下さい。
(CPLD基板確認用回路)
当分はこの回路をベースに製作を進めて行きます。
いかがでしたかここまでは簡単でしょう。CPLDの世界はもっと深いですよ。
「CPLDで遊ぼう!」はこれからどんどん楽しくなります。これからもよろしくお願いします。

「CPLDで遊ぼう!」表紙へ戻る